编辑推荐

1.国内首次从微电子系统角度总结了国内外辐射环境和辐射效应等方面的知识和技术。
2.国内首次披露辐射环境模拟和结合集成电路仿真的多层次辐射效应数值仿真技术。
3.国内首次介绍基于商用CMOS集成电路工艺的集成电路的抗辐射加固设计方法学。
4.理论和实际相结合,系统总结了经典CMOS集成电路的抗辐射加固设计策略和电路。

内容简介

抗辐射集成电路设计理论与方法》首先介绍辐射环境、辐射相互作用物理过程及若干种辐射效应;接下来,《抗辐射集成电路设计理论与方法》详细介绍集成电路抗辐射加固设计方法学,包括单粒子闩锁加固策略及测试、辐射加固器件的SPICE模型、抗辐射单元库设计、自动综合的抗辐射数字电路设计、模拟和混合信号电路加固设计等;很后,《抗辐射集成电路设计理论与方法》介绍集成电路辐射效应仿真、单粒子效应的脉冲激光测试原理和辐射加固保障测试。
抗辐射集成电路设计理论与方法》可作为微电子和核科学等领域相关教师、研究生和工程人员在学术研究和工程技术方面的参考书。

目录

目录


第1章辐射环境介绍

1.1空间辐射环境

1.1.1背景知识

1.1.2高能离子

1.1.3俘获电子

1.1.4俘获质子

1.1.5太阳宇宙射线

1.1.6银河宇宙射线

1.2高能物理辐射环境

1.3核辐射环境

1.3.1核爆炸辐射环境

1.3.2核反应堆辐射环境

1.4地面辐射环境

1.4.1大气辐射环境

1.4.2地辐射环境

1.5本章小结

参考文献

第2章辐射相互作用物理过程

2.1半导体材料中辐射的相互作用

2.1.1简介

2.1.2电磁相互作用

2.1.3强子的相互作用

2.1.4弱相互作用

2.1.5相互作用的过程

2.2辐射输运

2.2.1玻尔兹曼传输方程

2.2.2计算技术

2.2.3辐射输运仿真工具介绍

2.3应用实例

2.3.1地球轨道电子环境

2.3.2木星的辐射环境

2.3.3行星环境

2.3.4单粒子效应和轨道结构的详细建模

2.3.5趋势

2.4本章小结

参考文献

第3章电离总剂量效应

3.1概述

3.2电离总剂量

3.2.1电离损伤概述

3.2.2氧化物俘获电荷

3.2.3界面态陷阱

3.2.4MOS器件中的1/f噪声

3.3深亚微米工艺的辐射效应

3.3.1超小尺寸体硅CMOS工艺

3.3.2全耗尽型SOI的总剂量效应

3.3.3超薄氧化物

3.3.4高k电介质

3.4亚100nmCMOS工艺下的总剂量效应

3.4.1概述

3.4.2实验详情

3.4.3尺寸缩小对截止态电流的影响

3.4.4同一工艺节点上不同工艺类型的截止态电流

3.5本章小结

参考文献

第4章位移损伤效应

4.1背景信息

4.1.1早期的位移损伤效应研究

4.1.2位移损伤机制及效应的定性概述

4.2一致位移损伤效应

4.3非一致位移损伤效应

4.4位移损伤退火

4.4.1注入退火

4.4.2短期退火

4.4.3长期退火

4.5非电离能量损失和损伤相关性

4.5.1非电离能量损失率概念

4.5.2器件行为的NIEL相关性

4.5.3NIEL计算的进一步发展

4.5.4NIEL的使用约束

4.6位移损伤的演变和趋势

4.7本章小结

参考文献

第5章单粒子效应

5.1单粒子效应概述

5.1.1硅半导体中的单粒子效应产生原理

5.1.2专有名词

5.1.3存储器中的单粒子翻转机制

5.1.4数字电路中的单粒子效应机制

5.2新型器件和电路的发展趋势

5.2.1半导体发展路线图

5.2.2现代工艺中的缩小效应

5.3本底辐射的敏感度增强效应

5.3.1低能质子

5.3.2大气μ子

5.3.3低α材料问题

5.4新兴器件和相关机制

5.4.1绝缘体硅工艺

5.4.2多栅极器件

5.4.3体硅和绝缘体硅FinFET晶体管

5.4.4具有独立栅极的多栅极和多沟道器件

5.4.5ⅢⅤ族FinFET和隧道场效应管

5.4.6无结器件

5.5三维集成

5.6本章小结

参考文献

第6章单粒子闩锁机制加固策略及测试方法

6.1闩锁机制

6.2闩锁加固策略

6.3电气闩锁测试

6.4单粒子闩锁测试

6.4.1单个粒子诱发闩锁测试

6.4.2脉冲激光诱发闩锁测试

6.5单粒子闩锁加固策略有效性

6.6本章小结

参考文献

第7章辐射加固器件的SPICE模型

7.1环栅版图晶体管介绍

7.2环栅版图晶体管建模技术

7.2.1宽长比

7.2.2输出电阻

7.2.3电容

7.2.4仿真方法

7.3实验结果及讨论

7.3.1矩形晶体管比较

7.3.2环栅版图晶体管比较

7.3.3梯形晶体管比较

7.4其他加固器件的建模

7.5本章小结

参考文献

第8章抗辐射单元库设计

8.1组合逻辑加固

8.1.1单粒子闩锁加固

8.1.2总剂量加固

8.1.3总体加固影响

8.2组合单元优化

8.2.1晶体管尺寸的限制

8.2.2手动布局改进

8.2.3自动布局布线改进

8.3触发器加固

8.3.1传统时间冗余加固

8.3.2传统三模冗余加固

8.3.3高速三模冗余加固

8.3.4功耗和延迟比较

8.3.5辐射测试

8.4存储器单元加固

8.4.16管存储单元

8.4.2HIT存储单元

8.4.3DICE存储单元

8.4.410管存储单元

8.4.5几种抗辐射加固单元的性能对比

8.5单元库参数提取

8.5.1抽象生成

8.5.2单元提取

8.5.3单元库特性

8.5.4单元库文件提取实例

8.6本章小结

参考文献

第9章自动综合的抗辐射数字电路设计

9.1自定义CAD工具

9.2综合

9.3布局

9.4三模冗余

9.4.1布图规划解析

9.4.2网表解析

9.4.3布局解析

9.5布线

9.6时序分析和验证

9.7片外逻辑接口

9.8片上逻辑接口

9.9芯片接口实例

9.9.1双模冗余接口

9.9.2高速缓存接口

9.10双模冗余嵌入式处理器设计实例

9.11本章小结

参考文献

第10章模拟和混合信号电路加固设计

10.1模拟和混合信号电路的单粒子效应

10.1.1单粒子机制

10.1.2模拟单粒子瞬态

10.1.3运算放大器的单粒子效应

10.2偏置相关的单粒子效应模型

10.3电荷共享加固设计方法

10.3.1差分电荷消除版图

10.3.2敏感节点有源电荷消除

10.4节点分裂加固设计方法

10.4.1开关电容电路加固方法

10.4.2运算放大器加固方法

10.5本章小结

参考文献

第11章集成电路辐射效应仿真

11.1单粒子效应建模和仿真问题

11.1.1器件级建模方法

11.1.2电路级建模方法

11.1.3蒙特卡罗仿真工具

11.2单粒子效应仿真实例

11.2.1设计仿真电路模型

11.2.2SRAM三维建模:Gds2Mesh

11.2.3查看结果

11.3总剂量效应仿真

11.3.1概述

11.3.2方法

11.4位移损伤仿真

11.5本章小结

参考文献

第12章单粒子效应的脉冲激光测试原理

12.1概述

12.2激光测试技术基础

12.2.1激光测试技术的分类

12.2.2激光产生率建模

12.2.3激光与重离子产生率的对比

12.3用于集成电路测试的脉冲激光系统

12.3.1激光测试的基本原理

12.3.2实验平台

12.3.3自动化测试

12.3.4其他系统

12.4激光系统的应用举例

12.4.1单粒子翻转激光截面

12.4.2商业SRAM芯片的激光测试方法

12.4.3双光子吸收诱发载流子的激光单粒子效应测试

12.5本章小结

参考文献

第13章辐射加固保障测试

13.1实验室辐射源

13.1.1总剂量辐射源

13.1.2单粒子效应粒子加速器

13.1.3辐射源的选择

13.2总剂量辐射加固保障测试

13.2.1总剂量辐射加固保障测试方法

13.2.2剂量率增强效应

13.2.3辐射前升温应力(老化)效应

13.2.4辐射保障测试的最佳实验室源

13.2.5最坏情况偏置

13.2.6测试温度的影响

13.3单粒子效应辐射加固保障测试

13.3.1简介

13.3.2单粒子翻转

13.3.3单粒子闩锁

13.3.4单粒子烧毁和单粒子栅穿

13.4本章小结

参考文献

附录A



精彩书摘

第3章电离总剂量效应

3.1概述
随着CMOS工艺尺寸的缩小,器件的总剂量效应也随之发生改变。硅局部氧化隔离(LocalOxidationofSilicon,LOCOS)技术使用了很多年,但是到了深亚微米工艺节点,由于鸟嘴区域的极度缩小和静电效应,普遍采用浅沟绝缘体(ShallowTrenchIsolation,STI)代替LOCOS绝缘体。LOCOS和STI两种晶体管的透射电子显微照片如图31所示[1,2]。

图31透射电子显微照片



在亚100nm节点情况下,体硅CMOS器件的SiO2栅氧缩小为更小的尺寸,几乎消除了由于电离总剂量辐射诱发在超薄栅氧中的电荷积累产生的阈值电压漂移[3]。因此,在大多数体硅CMOS工艺中主要的电离总剂量效应主要表现为浅沟绝缘体中的电荷积累[4]。绝缘体中的电荷诱捕,特别是沿着沟道氧化物侧墙的Si/SiO2界面,产生泄漏电流通路,形成NMOS晶体管关断状态漏源泄漏电流[6]。这个效应可以由图32来解释。其中,图32(a)为NMOS晶体管边沿漏电通路的正视图,图32(b)为器件的横截面图,在STI中产生氧化物俘获正电荷积累,从而诱发泄漏电流[4]。


图32电流总剂量诱发泄漏电流



同时,工艺尺寸缩小使得一些抗辐射加固设计结构如环栅器件无法使用,由于制造和光照设计规则的限制。W尺寸较大的器件往往采用叉指版图,产生多个有源区/STI边沿。理解决定边沿相关的泄漏电流及其变化规律的各种因素是非常重要的。
在MOS集成电路开发之初,硅氧化物曾是主要的栅绝缘体。先进集成电路工艺需要获得驱动电流,栅绝缘体变得越来越薄,已经到了电子遂穿的临界点,极大地增加了功耗。为了克服这个问题,使用高介电常数的栅绝缘体是另外一种办法。通过使用高介电常数的栅材料,使用更厚绝缘体可以获得与薄栅相同的等效电容,减小电子遂穿效应。但是,采用高介电常数材料代替SiO2会导致两个问题:阈值电压钉扎(thresholdvoltagepinning)和声子散射(phononscattering)都限制晶体管开关态速度。解决方案就是使用金属栅,对于NMOS和PMOS使用不同类型的金属。在选择栅金属材料中,金属栅的工作机理需要较多考虑,因为它决定了MOS管的阈值电压。
对于硅工艺的限制,绝缘体上硅(SiliconOnInsulator,SOI)工艺是一个可以预见的替代方案。同体硅工艺相比,显著的优势是短沟道效应免疫、寄生的结电容减小及更小的工艺变化敏感性。但是,除了STI积累正电荷外,SOI埋层的电荷诱捕也影响TID灵敏性。因此,对于理解SOI器件在STI和SOI埋层中的电荷诱捕也一样重要。
研究CMOS器件的电离总剂量需要采用实验(X射线器件或钴源)和TCAD仿真,以此研究CMOS工艺缩小带来的总剂量效应的变化。在先进的CMOS工艺和SOI工艺中,边沿相关的泄漏电流的总剂量敏感性参数主要包括STI工艺变化、侧墙掺杂变化及版图相关应力效应。
3.2电离总剂量
3.2.1电离损伤概述

靶材的电离是由高能光子或带电粒子(如质子、电子或高能重粒子等)与该材料原子发生反应造成的[10]。当光子材料相互作用发射次级电子,沿着这些次级电子发射轨迹生成电子空穴对,这时,光子诱发的电离损伤就开始了。光子和其他带电粒子也产生电子空穴对,从而导致电离损伤。
沿着带电粒子轨迹生成的电子空穴对的密度正比于靶材的沉积能量[11]。阻止本领或线性能量转换(LinearEnergyTransfer,LET),代表了粒子的单位长度的能量损失(dE/dx),也是粒子质量、能量和靶材密度的函数[12]。LET的单位为MeV·cm2/mg。如图33所示,描述了电子和质子的能量与LET的关系。在低能区,质子的LET相对高于电子。但是,随着能量的增大,质子的LET迅速减小。电子的LET是非单调变化的,当能量小于约1MeV时,电子的LET减小,当能量高于约1MeV时,电子的LET增加。导致电子空穴对产生的由一个粒子沉积的总能量称作电离总剂量(TotalIonizingDose,TID)。TID的典型单位为拉德(rad),代表一种材料单位质量吸收的能量。1rad(material)等效于100ergs/g。即1rad(material)=100ergs/g=6.24×1013eV/g。TID的另一个单位是格瑞(Gary,Gy),1Gy=100rad。由定义可知,能量损失与靶材的密度有关,因此,一般对硅及其氧化物分别称为rad(Si)及rad(SiO2)。利用转换因子可以得到1rad(Si)=0.58rad(SiO2)=0.94rad(GaAs)。


图33电子和质子阻止本领随粒子能量变化的示意图[12]


从由电离辐射导致的能量初始沉积到电离缺陷产生的物理过程如下:
(1)电子空穴对的生成。
(2)小部分生成电子空穴对的快速复合。
(3)残留在氧化物中的自由载流子的输运。
(4)在缺陷前兆区域(defectprecursorsites)经过空穴俘获的俘获电荷的形成,或经过与氢相关的反应界面态俘获的形成。
这些过程可以用图34来描述[14]。


图34电离总剂量损伤的主要过程[14]


在电子空穴对产生(过程1)中,入射粒子的动能的一部分损失以产生电子空穴对。使材料电离所需的平均能量Ep取决于靶材料的带隙能。因此,对于给定剂量产生的电子空穴对的数量强烈依赖于Ep以及材料密度。对于三种材料GaAs、Si和SiO2的电离能、材料密度和产生的载流子之间的关系列于表31中。


表31电离能、物质密度和生成的载流子之间的关系



材料平均电离能Ep/eV材料密度/g·cm-3每rad产生的电子空穴对密度

κg/pairs·cm-3

GaAs约4.85.32约7×1013
Si3.62.3284×1013
SiO2172.28.1×1012

使用式(31)可获得每rad的电子空穴对密度κg(表31第4列):



κg#ehpcm3rad=100ergg1rad·11.6×10-12eVerg·1Ep#ehpeV·ρgcm3(31)


一旦产生,一部分电子空穴对通过柱状或成对复合湮灭(过程2)[11]。逃逸这个初始复合过程的电子空穴对数量除以产生的电子空穴对的总数即电子空穴对产生率,由fy表示。图35绘制了不同辐射类型的函数fy[14,15]。该图还描绘了电子空穴对复合是材料内电场的函数[16]。电子空穴对的产生率随着局部电场增加而单调增加。通常认为,具有比氧化物中的空穴高得多的迁移率的电子被快速地从电介质中扫除[17]。剩余的孔将通过SiO2中的浅陷阱进行极化子跳跃输运(过程3)[17]。这些输运空穴的一部分可以落入氧化物本体中或Si/SiO2界面附近的深陷阱中,从而形成俘获的正电荷(过程4前一步)[17]。空穴俘获效率也是氧化物中电场的函数[10]。陷阱空穴缺陷可能取决于其接近界面,通过电子隧道与下面的硅衬底交换电荷[18,19]。空穴和含氢缺陷或掺杂络合物之间的反应还可导致形成第二类型的电离缺陷:界面态陷阱(过程4后一步)[20,21]。3.2.2节和3.2.3节提供了氧化物俘获电荷和界面态陷阱的性质的更详细的讨论。


图35在SiO2中未复合空穴的产生率为材料中的电场的函数[14,15]

前言/序言

前言
航天技术、空间技术、核能工业、高能物理研究等技术的迅速发展,特别是这些技术及产品在国防、军事、武器装备系统的应用,迫使半导体器件需要在高能粒子辐射环境中工作。提高集成电路的抗辐射能力已成为航空、航天、核领域及武器装备应用研究的重点。
辐射环境能够使电子器件发生损伤效应,导致内部信号突变,从而使电子部组件发生功能故障甚至损坏。而且,长期辐射也会使器件属性发生改变,导致电子系统产生新的问题。一般地,长期辐射带来的问题都通过专用抗辐射制造工艺加固进行解决。采用专用抗辐射工艺能够为芯片开发者提供一种用于设计空间使用的电子元器件的不很复杂的技术。但采用这种技术的芯片一般市场需求很小,制造工艺要求高,周期很长,因而使设计和制造的原理样片代价非常昂贵。另外,专用抗辐射工艺在寿命上也有限制,开发一种新工艺的成本也非常高。抗辐射工艺的寿命限制阻碍了好芯片产品的长期使用,使基于专用工艺加固的芯片研制难度很大。为了解决这些问题,微电子界普遍倾向于采用商用CMOS工艺设计抗辐射芯片。采用多项目晶圆的商用CMOS工艺能加快设计周期,降低设计成本。尽管商用CMOS工艺没有对辐射效应进行处理,但通过抗辐射加固设计的方法可以减缓辐射效应。同时,利用商用制造商的低成本、可入性、长寿命和多样性等优势完全可以弥补传统抗辐射工艺线的限制。
目前,抗辐射集成电路设计成为国内外微电子学领域十分重视的课题之一。美国航空航天局、桑迪亚国家实验室、费米国家实验室、欧洲航天局、欧洲核子中心、法国原子能局、比利时鲁汶天主教大学、荷兰代尔夫特理工大学及德国亚琛工业大学等都先后开展了抗辐射集成电路加固设计技术方面的研究。国内航天772所、航天771所、中科院微电子所等单位也开始了抗辐射集成电路设计技术方面的研究,但由于国内在这方面起步比较晚,还没有形成气候,在教材和专著方面也相对比较落后。目前国内还没有系统地介绍抗辐射集成电路设计方面的教材或专著。《抗辐射集成电路设计理论与方法》收集了国内外关于辐射效应、损伤机理和辐射加固设计技术等方面的资料,对抗辐射集成电路设计概念、基础理论和相关技术等方面进行了全面总结和论述,可作为微电子和核科学等领域相关教师、学生和工程人员在学术研究和工程技术方面的参考书。
抗辐射集成电路设计理论与方法》第1章介绍各类辐射环境。第2章介绍辐射相互作用的物理过程和建模。第3~5章分别介绍电离总剂量效应、位移损伤效应和单粒子效应。前5章是抗辐射集成电路的基础,主要从外部环境、内部机制和效应特征等方面进行详细论述。第6章介绍单粒子闩锁机制、加固策略和测试方法。第7章介绍辐射加固器件的SPICE模型,给出了环栅版图晶体管、梯形晶体管和栅包围源(漏)晶体管的SPICE模型和测试结果。第8章、第9章分别介绍抗辐射单元库设计和自动综合的抗辐射数字电路设计。第10章介绍了模拟和混合信号集成电路抗单粒子加固设计方法和电荷共享加固设计和节点分裂加固设计方法。第6章~第10章介绍抗辐射加固设计方法学,是《抗辐射集成电路设计理论与方法》最核心的内容。第11章介绍集成电路辐射效应仿真。第12章介绍单粒子效应的脉冲激光测试原理。第13章介绍辐射加固保障测试。后3章主要从抗辐射集成电路仿真验证和测试保障方面讨论一些常用的技术和方法。
在《抗辐射集成电路设计理论与方法》的编写过程中,参考了国内外有关单位和学者的研究论文,在此一并表示感谢。书中有些内容是编者团队的成果,向我的同事和学生们表示真诚的感谢。薛菲菲、李雄、薛浏蒙、李帅、姜东蛟、葛兴、段懿玮、吴梦施、李志军、姚英朋、唐尹、刘媛和苗兆伟等参与了文献翻译、资料核实和文字图片编辑工作,借此机会对他们的辛勤工作表示深深的谢意。感谢苏州柯晶达公司提供辐射效应仿真资料和数据。
抗辐射集成电路设计理论与方法》的研究和编写工作得到了2011年国家重大科学仪器设备专项子任务(2011YQ04008202)、2013—2016年国家高新技术发展计划(“863”计划)项目(2013XX08、2014XX45、2014XX90、2015XX39)、2015年国家自然科学基金面上项目(11475136、11575144)、2015年国家安全重大基础研究项目(2015XX0103)、2017年陕西省重点研究计划青年科技新星项目(2017KJXX21)以及中央高校基本科研业务费资助项目(3102018jgc007)等科研项目的资助。
由于编者水平所限,书中难免存在不足,敬请读者朋友批评指正。


编者

2018年6月于西安





其他推荐